

CM. 43 2003/0107538


DISPLAY ELEMENT, LIQUID CRYSTAL DISPLAY ELEMENT, LIQUID CRYSTAL DISPLAY DEVICE, AND DRIVING METHOD OF LIQUID CRYSTAL DISPLAY DEVICE

Patent number: JP2000338464
 Publication date: 2000-12-08
 Inventor: ASAO YASUSHI; TERADA MASAHIRO; TOGANO TAKESHI; MORI YOSHIMASA; MORIYAMA TAKASHI; ISOBE RYUICHIRO
 Applicant: CANON INC
 Classification:
 - International: G02F1/133; G09G3/20
 - european:
 Application number: JP19990166104 19990611
 Priority number(s):

Abstract of JP2000338464

PROBLEM TO BE SOLVED: To provide a display element, specially, an inexpensive liquid crystal element which can respond fast and have gradations controlled and is improved in moving picture quality while securing practical lightness.

SOLUTION: The display element which displays images of multiple frames in one second displays one frame F_0 while dividing it into at least two fields F_1 and F_2 . In at least one subfield $1F$ of one field F_1 , a desired image is displayed with 1st luminance T_x and in the remaining one subfield $2F$, substantially the same image as the image displayed with the 1st luminance is displayed with 2nd luminance T_y which is smaller than the 1st luminance and larger than 0.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-338464

(P2000-338464A)

(43) 公開日 平成12年12月8日 (2000.12.8)

(51) Int.Cl. ⁷	識別記号	F I	テラコート [®] (参考)
G 0 2 F 1/133	5 6 0	G 0 2 F 1/133	5 6 0 2 H 0 9 3
G 0 9 G 3/20	6 4 2	G 0 9 G 3/20	6 4 2 D 5 C 0 8 0

審査請求 未請求 請求項の数37 O L (全 31 頁)

(21) 出願番号 特願平11-166104

(22) 出願日 平成11年6月11日 (1999.6.11)

(31) 優先権主張番号 特願平10-177145 ✓

(32) 優先日 平成10年6月24日 (1998.6.24)

(33) 優先権主張国 日本 (J P)

(31) 優先権主張番号 特願平11-80490

(32) 優先日 平成11年3月24日 (1999.3.24)

(33) 優先権主張国 日本 (J P)

(71) 出願人 000001007
キヤノン株式会社
東京都大田区下丸子3丁目30番2号

(72) 発明者 浅尾 恭史
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(72) 発明者 寺田 匡宏
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(74) 代理人 100082337
弁理士 近島 一夫 (外1名)


最終頁に続く

(54) 【発明の名称】 表示素子、液晶素子、液晶装置、及び表示装置の駆動方法

(57) 【要約】

【課題】 階調表示及び良好な動画像を得る。

【解決手段】 1秒間に複数フレームでの画像を表示する表示素子において、1フレーム F_0 は少なくとも2フィールド F_1 、 F_2 に分割し表示され、1フィールド F_1 中の少なくとも1サブフィールド $1F$ において第一の輝度 T_x で所望の画像を表示し、残る1サブフィールド $2F$ においては該第一の輝度より小さく且つ0より大きい第二の輝度 T_y で該第一の輝度で表示した画像と実質的に同一の画像を表示する。



8記載の液晶素子。

【請求項15】 複数の画素を有し、前記一対の基板のうち一方が、各画素に対応する電極に接続したアクティブ素子を有する基板であり、アクティブマトリクス駆動を行う駆動回路を備え、アナログ階調表示を行うことを特徴とする請求項8記載の液晶素子。

【請求項16】 前記素子からの出射光量が、前記第一の状態において第一の光量となり、前記第一の極性の電圧印加時においては、液晶の平均分子軸の所定のチルト状態で該第一の光量と最も異なる第二の光量となり、前記第二の極性の電圧印加時においては、液晶の平均分子軸の所定のチルト状態で該第一の光量と最も異なる第三の光量となり、該素子からの出射光量は、前記第一の極性の電圧の大きさにより液晶の平均分子軸の前記単安定化された位置からのチルトの角度を変化させることで、該第一及び第二の光量間で連続的に可変となり、該第三の光量と該第一の光量の差は、該第二の光量と該第一の光量の差より小さく、

前記一対の基板のうち一方が、画素に対応する電極に接続したアクティブ素子を有する基板であり、アクティブマトリクス駆動を行う駆動回路を備え、

該駆動回路は、一画素において出射光量を変化させて所望の階調表示を行う回路であって、所望の階調表示に相応する該第一の光量と該第二の光量の間の大きさの光量を得るための電圧値以上の第一の極性の電圧を印加する第一の期間と、該第一の光量及び該第三の光量間の大きさの光量を得るための電圧を該液晶に印加する第二の期間からなる駆動信号を供給するものであり、該第一の期間及び該第二の期間を合わせた期間で、該所望の階調表示を行う請求項8記載の液晶素子。

【請求項17】 前記第一の光量が、素子からの出射光量の中で最低値であり、前記第二の光量が、素子からの出射光量の中で最大値である請求項16記載の液晶素子。

【請求項18】 前記第二の光量の前記第三の光量に対する比が5以上である請求項17記載の液晶素子。

【請求項19】 透過型液晶素子である請求項8乃至18のいずれかに記載の液晶素子。

【請求項20】 反射型液晶素子である請求項8乃至18のいずれかに記載の液晶素子。

【請求項21】 液晶と、該液晶に電圧を印加する一対の電極と、該液晶を挟持する一対の基板と、少なくとも一方の基板側に偏光板と、該液晶を駆動するための駆動回路とを備えた液晶素子であって、

該駆動回路は、一画素において出射光量を変化させて所望の階調表示を行う回路であって、所望の階調表示に相応する光量以上の光量を得るための電圧値の第一の極性の電圧を印加する第一の期間と、該第一の極性の電圧と逆極性の電圧であって、該第一の期間で表示した光量より小さく且つ0より大きい光量を得る電圧を印加する第

二の期間からなる駆動信号を供給するものであり、該第一の期間及び該第二の期間を合わせた期間で、該所望の階調表示を行う液晶素子。

【請求項22】 複数の画素を有し、前記一対の基板の一方が各画素に対応する電極に接続したアクティブ素子を有する基板であり、前記駆動回路によりアクティブマトリクス駆動を行いアナログ階調表示を行うことを特徴とする請求項21記載の液晶素子。

【請求項23】 カラー光源から複数色の光を順次出射させると共に、該光の出射に同期した該光のスイッチングを表示素子にて行うことにより、視覚的に混色せしめてフルカラー画像として認識せしめる表示装置の駆動方法において、

1つのフレーム期間を複数のフィールド期間に分割し、各フィールド期間をさらに複数のサブフィールド期間に分割し、

前記カラー光源から前記表示素子に出射される光の色を各フィールド期間毎に変え、かつ、

1つのフィールド期間における少なくとも1つのサブフィールド期間においては高輝度画像を表示すると共に、他の少なくとも1つのサブフィールド期間においては低輝度画像を表示する、

ことを特徴とする表示装置の駆動方法。

【請求項24】 各フィールド期間を3つのサブフィールド期間に分割し、かつ、

1つのサブフィールド期間においては高輝度画像を表示し、1つのサブフィールド期間においては低輝度画像を表示し、1つのサブフィールド期間においては輝度をほぼ0にする、

ことを特徴とする請求項23に記載の表示装置の駆動方法。

【請求項25】 前記低輝度画像の輝度が、前記高輝度画像の輝度の1/5以下でかつ0より大きい、

ことを特徴とする請求項23又は24に記載の表示装置の駆動方法。

【請求項26】 前記カラー光源から出射される光がRGBの3色であり、かつ、

1つのフレーム期間を3つのフィールド期間に分割する、

ことを特徴とする請求項23乃至25のいずれか1項に記載の表示装置の駆動方法。

【請求項27】 前記表示素子が液晶素子である、

ことを特徴とする請求項23乃至26のいずれか1項に記載の表示装置の駆動方法。

【請求項28】 前記表示素子が、所定間隙を開けた状態に配置された一対の基板と、これら一対の基板の間に配置された液晶と、複数の画素を構成すると共に該液晶を挟み込むように配置された一対の電極と、からなり、かつ、

前記一対の電極に電圧を印加して前記液晶を駆動するこ

していると考えられる。

【0005】一方、最近では液晶が3安定性状態を示す反強誘電性液晶が注目されている。この反強誘電性液晶も強誘電性液晶同様に、液晶分子の自発分極への作用により分子の反転スイッチングがなされるため、非常に速い応答速度が得られる。この液晶材料は、電圧無印加時には液晶分子は互いの自発分極を打ち消し合うような分子配列構造をとるため、電圧を印加しない状態では自発分極は存在しないことが特徴となっている。

【0006】こうした自発分極による反転スイッチングを行う強誘電性液晶や反強誘電性液晶は、いずれもカイラルスメクチック液晶相を示す液晶である。すなわち、従来ネマティック液晶が抱えていた応答速度に関する問題点を解決できるという意味において、スメクティック液晶を用いた液晶表示素子の実現が期待されている。

【0007】

【発明が解決しようとする課題】このように、高速応答性能など次世代のディスプレイ等に自発分極を有するスメクティック液晶が期待されているが、特に上述の双安定性状態や3安定状態を用いるモードでは、一画素内での階調表示が原理的に実現することが困難であった。

【0008】そこで、近年、カイラルスメクチック相を示す液晶を用いて階調制御を行うモードとして、「ショートピッチタイプの強誘電性液晶」、「高分子安定型強誘電性液晶」、「無閥反強誘電性液晶」などが提案されているが、いずれも実用に十分なレベルに至っているものはない。

【0009】一方、液晶表示素子では、従来型の素子（ネマチック相を用いるモード）の液晶部分の応答速度を単に高速化させるだけでは、人間の感じる動画高速応答特性が得られないことが最近の研究（信学技報EID96-4p.19など）から明らかになってきている。これらの研究結果では、人間が動画表示が高速であると感ずる手法として、シャッターを用いて時間開口率を50%以下にする方式、または2倍速表示方式を用いることにより動画質改善に効果的であるとの結論が得られている。

【0010】しかしながら、従来型のネマティック相を用いるモードでは液晶の応答速度が不十分であるため、上述の動画表示方法を用いることができないことはもとより、これまで提案されている高速応答のカイラルスメクチック液晶素子、更に上述した「ショートピッチタイプの強誘電性液晶」、「高分子安定型強誘電性液晶」、「無閥反強誘電性液晶」などを用いて上述の高速での良好な動画表示を実現するためには、いずれのスメクチックモードを用いても駆動方法や周辺回路が複雑になるという欠点を持っており、コストアップの要因となっていた。また、完全に時間開口率を50%以下と設定した場合、表示素子全体の明るさそのものが50%以下となってしまう、表示輝度の低下を招くのは明らかである。

【0011】近年は、液晶素子を利用したフルカラー表示が望まれており、フルカラー表示を行う一つの方式として、各色光を順次照射すると共に液晶素子で該各色光のスイッチングを行うようにしたものがある。かかる液晶素子においても、上述のように時間開口率を50%以下にした場合には、同様に輝度低下の問題がある。以下、図19及び図20を参照して説明する。

【0012】図19は、従来の液晶装置の構造の一例を示すブロック図であるが、該液晶装置は、液晶素子80と、各色光（赤色光、緑色光、青色光）を出射可能なカラー光源101と、同期信号に基づいてカラー光源101を駆動するカラー光源駆動部102と、を備えている。

【0013】そして、この液晶装置を駆動するに際しては、図20に示すように、1フレーム期間 F_0 を3つのフィールド期間 F_1 、 F_2 、 F_3 に分割し（例えば、フレーム周波数を60Hzとした場合には1フレーム期間 F_0 は16.7msとなり、1つのフィールド期間 F_1 、 F_2 、 F_3 は約5.5msとなる）、各フィールド期間 F_1 、 F_2 、 F_3 毎にカラー光源101から液晶素子80に各色光（赤色光、緑色光、青色光）を順次照射させ（同図(a)(b)(c)参照）、各フィールド期間 F_1 、 F_2 、 F_3 毎に液晶素子80にてR用の白黒画像、G用の白黒画像及びB用の白黒画像を順に表示し（同図(d)参照）、それらの画像を視覚上で混色させることによりフルカラー画像として認識させるように構成されている。

【0014】かかる液晶装置の場合、液晶素子80にはカラーフィルターを設ける必要がないため、カラーフィルターを形成することに起因する製造歩留りの低下や、カラーフィルターにおける照明光の減衰（輝度の低下）や、該輝度低下防止のためにバックライトの光量を大きくしなければならない等の問題がない反面、画像表示期間がフィールド期間 F_1 、 F_2 、 F_3 の半分であるため、カラー光源101の利用効率は約1/2となってしまう、カラーフィルターでの照明光の減衰がないにもかかわらず輝度が低下し、該輝度低下防止のためにはカラー光源101を高輝度化しなければならないという問題があった。

【0015】さらに、このような液晶素子80に強誘電性液晶（例えばカイラルスメクティックC相を示す液晶）を用いた場合にはリセットパルスを印加する必要があるが、リセットパルスを負極性とし書き込みパルスを正極性とした場合であっても、表示階調によっては書き込みパルスが小さくなり、液晶に直流成分が印加されることとなって、いわゆる焼き付きが発生してしまうという問題もあった。

【0016】本発明はこのような問題点を鑑みてなされたもので、その課題とするところは、表示素子、特に液晶素子であって、実用的な明るさを確保しつつ高速応答

フィールド期間3Fにおいては低輝度画像を表示するようになっており、各フィールド期間 F_1 、 F_2 、 F_3 毎に表示されるカラー画像が視覚的に混色されてフルカラー画像として認識されるようになっている。

【0028】また、1つのフレーム期間 F_0 に含まれるフィールド期間の数は、カラー光源101から照射される各色光の数に応じて決定すれば良い。例えば、カラー光源101から照射される各色光がRGBW（赤色、緑色、青色、白色）の4色である場合には、1つのフレーム期間 F_0 に含まれるフィールド期間の数を4つ（ F_1 、 F_2 、 F_3 、 F_4 ）とすれば良い。

【0029】上記例では、1フレーム期間内でBRG色の順でフィールド期間を設定し、BRG色の光を順次出射させたが、もちろん、RGBの順でフィールド期間を設定し、RGB色の光を順次出射させても良い。RGB色の光出射の順番は、1フレーム期間内でどのような順序であっても良い。

【0030】図21、図11、図12を用いて更に詳細に説明する。

【0031】第二のフィールド期間 F_2 におけるサブフィールド期間1Fにおいて、任意の1本のゲート線 G_i に一定期間（選択期間 T_{on} ）だけゲート電圧 V_g が印加され、任意の1本のソース線 S_j には、ゲート電圧 V_g の印加に同期した選択期間 T_{on} 内に、共通電極42の電位 V_c を基準電位としたソース電圧 V_s （ $=V_x$ ）が印加される。すると、当該電極のTF T_{94} はゲート電圧 V_g の印加によってオンされ、ソース電圧 V_x がTF T_{94} 及び画素電極95を介して印加されて液晶容量 C_{lc} 及び保持容量 C_s の充電がなされる。

【0032】ところで、選択期間 T_{on} 以外の非選択期間 T_{off} には、ゲート電圧 V_g は他のゲート線 G_1 、 G_2 、…に印加されていてゲート線 G_i には印加されず、当該画素のTF T_{94} はオフとなる。したがって、液晶容量 C_{lc} 及び保持容量 C_s は、この間充電された電荷を保持することとなる。これにより1フィールド期間 F_2 を通じて液晶49には電圧 V_{pix} （ $=V_x$ ）が印加され続けることとなり、1フィールド期間 F_2 を通じて液晶分子はほぼ同じ位置に維持され続けることになる。

【0033】同様に最後のゲート線 G_n まで走査され、すべての液晶分子が所定の状態で保持されるまでの第一のサブフィールド期間1F、カラー光源101は非点灯とされ、結果としてこの間の透過光量は0となる。

【0034】さらにそれに続く、第二のサブフィールド期間2Fにおいて第一の照度でカラー光源101が点灯され、さらに第三のサブフィールド期間3Fにおいては、第一の照度よりは小さく、かつ、0よりは大きい第二の照度でカラー光源101が点灯され、それぞれ、透過光量 T_x 、 T_y が得られる。その結果、1フィールド期間 F_2 全体では T_x と T_y 、0とを平均した透過光量

が得られる。

【0035】このとき、第二のフィールド期間 F_2 において、カラー光源101から液晶素子に対して赤色光を照射させておいて、液晶素子に表示した白黒画像を赤色画像として認識せしめ、前のフィールド期間 F_1 においては青色光を照射させておいて青色画像として認識せしめ、次のフィールド期間 F_3 においては緑色光を照射させておいて緑色画像として認識せしめ、それらのカラー画像が視覚的に混色されてフルカラー画像として認識されるようになっている。

【0036】また、フレーム毎に、ソース線 S_j に対して、その前のフレームのソース電圧 V_x と逆極性のソース電圧 $-V_x$ が印加することにより、液晶49には正極性の電圧 V_x と負極性の電圧 $-V_x$ が交互に印加されることになるため、液晶49の劣化が防止されることとなるため好ましい。

【0037】図21のようなカラー光源の照度制御により、フレーム反転駆動を行う場合に、図7の液晶に限定されることなく、液晶49には図22に示す電圧-透過率特性のものも用いることができ、液晶モード選択の自由度が多くなる。

【0038】このような液晶装置では、前記第二の照度は、前記第一の照度の1/5より小さくすることが好ましい。

【0039】更に本発明では、上述したような第一の輝度及び第二の輝度での表示を最も好適に実現する素子として、上述したような電圧無印加時に液晶が単安定状態を呈するようなカイラルスメクチック液晶を用いた液晶素子、特に特願平10-17145号で提案した素子が提供される。

【0040】以下、本発明のカイラルスメクチック相を呈する液晶を用いた液晶素子におけるカイラルスメクチック相の配向状態及びスイッチング過程について、前述した従来型のSSFLCタイプとの対比の上で図面を参照してモデル上で説明する。

【0041】尚、以後説明するモデルでは、液晶分子と該液晶分子の位置の範囲となり得る仮想コーン、スメクチック層法線、平均一軸配向処理軸の関係に基づいて説明しているが、当該液晶分子は液晶素子内では複数存在し、例えば基板法線方向である程度ツイストしており、光学的には（例えば偏光顕微鏡により）平均分子軸の挙動として観察される。即ち、上述した本発明で規定する平均分子軸は実質的には単独の液晶分子の挙動に相応する。

【0042】SSFLCでは、SmC*相において、液晶分子を2状態に安定化させることによって、双安定性すなわちメモリ性を発現させている。このメモリ状態に関して図1及び図2に示すモデルを用いて説明する。

【0043】図1はSSFLC型の素子における液晶分子及び液晶の層構造（スメクチック層の構造）について

10

20

30

40

50

15

ブックシェルフ構造等となる傾斜角を有する構造が考えられるが、完全なブックシェルフ構造であった場合でもブレチルト角が高い場合や、基板界面の極性相互作用が強くバルク分子がねじれている場合等はコーンエッジの内側で安定化することがある。また、エレクトロクリニック効果が顕著な材料では、電界によって仮想コーンエッジの更に外側にまで分子が傾斜することになるが、本発明の液晶素子は、電界印加時の分子配向方向と層法線方向とのズレ角が、電界無印加時の分子配向方向と層法線方向とのズレ角より大きいこと、すなわち例えば電界無印加時の液晶分子の方向とクロスニコルの一方の偏光軸とを一致させ最暗状態とした場合、正負いずれの極性の電圧の印加時においても液晶の光軸がずれ、複屈折を発生させていることを特徴とするため、こうした電圧印加によって液晶分子が仮想コーンのエッジの外側にまで分子が傾斜する材料に関しても、本発明では適用可能である。

【0054】ここで、本発明の一態様としてシェブロン構造または斜めブックシェルフ等の層傾斜角を有する場合に関して、モデルを利用して図4を用いて詳述する。図4(a)は図3(b)と同様にSmA相を含まない相系列における液晶分子の転列の変化を示しており、例えばCh相からSmC*相に相転移する過程で(特にSmC*相への転移温度直下で)、液晶分子14はスメクチック層法線方向LNに対して傾くように配列しスメクチック層構造が形成される。

【0055】但し、図4(a)ではSmC*相内の、例えば高温側(T1)と低温側(T2)においてコーン角 Θ (仮想コーン15の頂角の1/2)に違いが存在する。

【0056】ここで、高温側T1におけるコーン角を Θ_1 、低温側T2におけるコーン角を Θ_2 とし、 $\Theta_1 < \Theta_2$ なる関係を満たすような材料を用いるとき、通常の場合、これら各温度におけるスメクチック層の層間隔d1及びd2間にはd1>d2なる関係が成立する。従って、仮に温度T1においてブックシェルフ構造の層構造を有しているとした場合、温度T2では少なくとも関係式 $\delta = \cos^{-1}(d_2/d_1)$ を満たす層傾斜角 δ を有することになる。

【0057】よって、温度T2においてはシェブロン構造または斜めブックシェルフ構造を形成することになる。これらのうちシェブロン構造をとる場合の層構造及びc-ダイレクタの様子及び仮想コーン底面への射影を図4(b)及び(c)に示す(符号は図2と同様)。同図に示される通り、通常の双安定型SSFLCと同様に、ラビング方向と層傾斜角の関係からC1、C2を定義することができる。以上述べた原理により、液晶分子14が、仮想コーン15のエッジより内側の位置で安定化するように調整される。

【0058】図3(a)及び(b)、図4(a)のい

16

れの場合も、例えば図1及び図2に示すような液晶分子14がシェブロン構造の双安定配向状態、即ち基板と実質的に平行な2状態で安定になるべきであるが、図3

(b)、図4(a)に示す場合、一軸配向処理の束縛力が強くなり、この2状態のうち的一方のみが安定となり、メモリ性が消失することになる。また、図3

(b)、図4(a)に示すCh-SmC*相転移の際(SmC*相への転移温度直下)、図5に示すように2通りの異なった層法線方向(LN1及びLN2)を示すスメクチック層構造が形成することが考えられる。このとき、カイラルスメクチック液晶を挟持するセルの上下一対の基板の一軸配向処理の状態(処理方向等の条件、配向材料等)が完全に対称であれば上記図5に示すような2つのスメクチック層構造が均等な割合で形成される。

【0059】そして本発明の液晶素子においては、図5に示す2つの層構造のうち一方の層構造のみに揃え、即ち平均一軸配向処理軸とスメクチック層法線方向のずれ方向が一定となるようにし、図4(b)又は(c)に示すように電圧無印加の状態では液晶分子14を仮想コーン15の一エッジの内側に安定化させ、そのメモリ性を消失させたSmC*相の配向状態を得ている。

【0060】次いで、本発明の液晶素子の配向状態、即ち図5に示すようなSmC*相での層構造の一方を優先的に形成した配向状態を有するセルにおいて、電圧に対する液晶分子21の反転挙動のモデル(素子の上面、側面、コーン底面への射影)について図6を参照して説明する。尚、図6ではパラレルラビングセル(両基板に平行且つ同一方向のラビング処理を施したセル)におけるC2配向状態を用いて電界に対する反転挙動を説明するが、C1配向、斜めブックシェルフ配向、アンチパラレルセルでの配向等も同様の考え方で議論することができる。

【0061】図6では、電圧印加の状態における、セル上方から見た場合の挙動(I)、セル断面方向での挙動(II)、SmC*相での仮想コーン底面への射影(III)の夫々を示している。Iの場合は、セル断面方向の液晶分子の平均的な分子軸を示していることになる。

【0062】まず、図6(b)に示すように電圧無印加時においては液晶分子14(仮想コーン17の底面での射影18)は平均一軸配向処理方向(矢印R)とは若干ずれて配向している。液晶の自発分極(18')は基板間で実質的に略同様の方向を向いている。

【0063】ここで、電圧無印加時の液晶分子の位置に偏光軸の一方(P)を一致させたクロスニコル(d)下にセルを配置し、液晶を透過する光量を最低の状態にして暗状態(黒状態、第一の出射光量)を得る。

【0064】そして、この配向状態に対し、電圧を印加したときには図6(a)、(c)に示すように、液晶分子14は、電圧無印加時の位置に対して電圧Eの極性に

19

ためには、所定の高さのエネルギー障壁を超えることが必要であり、このエネルギー障壁の存在が双安定性の起源となっている。これに対し、本発明の液晶素子における、例えば図5に示すような配向状態では、液晶分子21がSSFLCでの双安定ポテンシャルの一方側に近い位置で極端に安定化された状態となっている。これにより安定状態が一つしか存在せず、印加電圧の大きさに応じた安定状態がアナログ的に存在し、且つ印加電圧と安定な分子位置が一对一に対応するため、連続的且つドメインの生成を伴わない反転が実現できる。

【0074】このエネルギー障壁（ポテンシャル）の状態のモデルを図8及び図9に示す。

【0075】図8(a)及び(b)はSSFLCにおける双安定配向状態でのポテンシャルの状態をC1配向状態、C2配向状態の夫々について示したものである。A1及びA2は双安定状態の夫々の状態のポテンシャルを示す。これら図より明らかなように、C1配向、C2配向によって上記ポテンシャルの状態が若干異なってくる。SSFLCにおいてC1配向である場合、液晶-基板界面での液晶分子の開き角はC2配向である場合よりも大きくなるため(図2(a)及び(b)における基板界面付近の射影参照)、エネルギー障壁の高さも高くなる。

【0076】一方、図9(a)及び(b)には、本発明の液晶素子における配向状態でのポテンシャルの状態をC1配向状態、C2配向状態の夫々について示したものである。B1は、電圧無印加での液晶分子のポテンシャル(図6(b)の場合)、B2は一方の極性の電圧の印加による最大チルトでの液晶分子のポテンシャル(図6(c)の場合)を、B3は他方の極性の電圧の印加による最大チルトでの液晶分子のポテンシャル(図6(a)の場合)を示す。

【0077】上述のSSFLCの場合で示したようなC1配向、C2配向という双安定状態間のエネルギー障壁の高さが異なる配向状態のそれぞれに対し、双安定の状態のうち一方を安定化させた場合にはそれぞれの駆動特性が異なったものになってしまう。特にエネルギー障壁の高いC1配向状態においては、図9(a)に示すように、双安定ポテンシャルの一方(B1)が極端に安定化された状態とした場合においても、安定状態が2つに残ったまま、あるいは一方が準安定状態(B2もポテンシャルのレベルは高いが周囲に比して安定)となってしまう状態が発生する。これにより電圧印加による応答の際、ある一定のポテンシャルに達するまでは印加電圧の大きさに応じた安定状態がアナログ的に存在し、且つ印加電圧と安定な分子位置が一对一に対応するため、連続的且つドメインの生成を伴わない反転が実現できるものの、ある一定のポテンシャルを越えた際に不連続な配向状態を形成する、すなわちドメインウォールの生成を伴った不連続な反転挙動となることがある。

20

【0078】これに対し、C2配向状態では、双安定のSSFLCである場合のエネルギー障壁が低いことから、図9(b)に示すように、一方(B1)が極端に安定化された状態とした場合にもB2の状態まで連続的且つドメインの生成を伴わない反転が実現できている。さらに、これらの図からC1配向の方が駆動電圧が高くなり易いことが理解できる。

【0079】以上述べた点から、本発明の液晶素子における配向状態については、アナログ階調性能及び低駆動電圧化の観点から、平行ラビングしたセルにおいてはC2配向を用いることが望ましい。あるいは、C1配向及びC2配向が混在している配向状態の場合は、これらの特性ばらつきを最小限に押さえるためにもプレチルト角が低いことが望ましい。あるいは、反平行ラビングであることが望ましい。

【0080】上述したような図6(a)～(c)、図9に示すような、電圧無印加の状態での液晶分子14を仮想コーン15の一エッジの内側に安定化させ、そのメモリ性を消失させたSmC*相での配向状態及び電圧印加時のスイッチング挙動を示し、図7に示すような光学応答特性を示す液晶素子は、例えば適切な液晶材料を用い、セルの設計を調整し、更に液晶材料のCh-SmC*相転移の過程においてセル内の内部電位に偏りをを持たせるような処理を施すことによって実現される。

【0081】上記カイラルスメクティック相を示す液晶材料としては、例えばそれらがフェニルビリミジン骨格、ビフェニル骨格、フェニルシクロヘキサンエステル骨格を有する炭化水素系の液晶材料のようにカイラルスメクティック相の温度範囲の中でスメクチック層の層間隔dが変化し(カイラルスメクチック相の上限温度での層間隔d_{tc}が最大の値である(d<d_{tc}、d:カイラルスメクチック相の温度範囲内での間隔))、セル内でシェブロン構造を有する材料の場合は、 $3^{\circ} < \delta < \Theta$ (δ :液晶材料のセル内での基板法線に対するスメクチック層の傾斜角、 Θ :前述した液晶材料固有のコーン角、即ち仮想コーンの頂角の1/2)となるように成分を適宜選択して配合した液晶組成物を用いることもできる。

【0082】また、ナフタレン骨格を有する炭化水素系の液晶材料やポリフッ素系の液晶材料のようにカイラルスメクティック相の温度範囲の中で層間隔dがほぼ一定であり、セル内で $\delta \leq 3^{\circ}$ となる材料であって、高温側からカイラルスメクチック相への相転移温度直下での Θ に対しカイラルスメクティック相の温度範囲の中での温度降下に伴い Θ が大きくなるような成分配合を行った液晶組成物を用いる。

【0083】液晶材料のカイラルスメクチック相での Θ は、スイッチングによる最大光量の状態と最小光量の状態間のコントラスト、例えば図7に示すような特性下での最大透過率T1をより高くするために22.5度以上

交した一対の偏光板 87a 及び 87b 間に挟装した構造となっている。

【0093】基板 81a、81b には、夫々液晶 85 に電圧を印加するための In_2O_3 、ITO 等の材料からなる電極 82a、82b が例えばストライプ状に設けられており、これらが互いに交差してマトリックス電極構造（単純マトリックス）を形成している。また、後述するように一方の基板にドット状の透明電極をマトリックス状に配置し、各透明電極に TFT や MIM (Metal-Insulator-Metal) 等のスイッチング素子を接続し、他方の基板の一面上あるいは所定パターンの対向電極を設けアクティブマトリックス構造にすることが好ましい。

【0094】電極 82a、82b 上には、必要に応じてこれらのショートを防止する等の機能を持つ SiO_2 、 TiO_2 、 Ta_2O_5 等の材料からなる絶縁膜 83a、83b が夫々設けられる。

【0095】更に、絶縁膜 83a、83b 上には、液晶 85 に接し、その配向状態を制御するべく機能する配向制御膜 84a、84b が設けられている。かかる配向制御膜 84a、84b の少なくとも一方には一軸配向処理が施されている。かかる膜としては、例えば、ポリイミド、ポリイミドアミド、ポリアミド、ポリビニルアルコール等の有機材料を溶液塗工した膜の表面にラビング処理を施したもの、あるいは SiO 等の酸化物、窒化物を基板に対し斜め方向から所定の角度で蒸着した無機材料の斜方蒸着膜を用いることができる。

【0096】尚、配向制御膜 84a、84b については、その材料の選択、処理（一軸配向処理等）の条件等により、液晶 85 の分子のプレチルト角（液晶分子の配向制御膜界面付近で膜面に対してなす角度）が調整される。

【0097】また、配向制御膜 84a、84b がいずれも一軸配向処理がなされた膜である場合、夫々の膜の一軸配向処理方向（特にラビング方向）を、用いる液晶材料に応じて平行、反平行、あるいは 45° 以下の範囲でクロスするように設定することができる。

【0098】基板 81a 及び 81b は、スペーサー 86 を介して対向している。かかるスペーサー 86 は、基板 81a、81b の間の距離（セルギャップ）を決定するものであり、シリカビーズ等が用いられる。ここで決定されるセルギャップについては、液晶材料の違いによって最適範囲及び上限値が異なるが、均一な一軸配向性、また電圧無印加時に液晶分子の平均分子軸をほぼ配向処理軸の平均方向の軸と実質的に同一にする配向状態を発現させるべく、 $0.3 \sim 10 \mu\text{m}$ の範囲に設定することが好ましい。

【0099】スペーサー 86 に加えて、基板 11a 及び 11b 間の接着性を向上させ、カイラルスメクチック相を示す液晶の耐衝撃性を向上させるべく、エポキシ樹脂

等の樹脂材料等からなる接着粒子を分散配置することもできる（図示せず）。

【0100】上記構造の液晶素子 80 では、液晶 85 としてカイラルスメクチック相を示す液晶を用いる場合については、その材料の組成を調整し、更に液晶材料の処理や素子構成、例えば配向制御膜 84a 及び 84b の材料、処理条件等を適宜設定することにより、前述の図 6 に示すように、電圧無印加時では、該液晶の平均分子軸（液晶分子）が単安定化されている配向状態を示し、駆動時では一方の極性（第一の極性）の電圧印加時に印加電圧の大きさに応じて平均分子軸の単安定化される位置を基準としたチルト角度が連続的に変化し、他方の極性（第二の極性）の電圧印加時には液晶の平均分子軸は、印加電圧の大きさに応じた角度でチルトし、且つ第一の極性の電圧印加による最大チルト角度が、第二の極性の電圧印加による最大チルト角度より大きいような特性を示すようにする。好ましくは、カイラルスメクチック相を示す液晶材料として降温下で I 相 - Ch 相 - SmC* 相の相転移系列又は I 相 - SmC* 相の相転移系列を示すものを用い、前述した 1) ~ 4) の処理により SmC* 相でメモリ性を消失された状態を形成する。

【0101】又、カイラルスメクチック相を示す液晶のバルク状態でのらせんピッチをセルギャップの 2 倍以上に設定することが好ましい。

【0102】そして、カイラルスメクチック相を示す液晶材料 85 としては、前述したような特性（液晶材料固有の物性値コーン角 Θ 、スメクチック層の層間隔 d 、傾斜角 δ についての特性）を示すようなビフェニル骨格やフェニルシクロヘキサンエステル骨格、フェニルピリミジン骨格等を有する炭化水素系液晶材料、ナフタレン系液晶材料、ポリフッ素系液晶材料を適宜選択して調製した組成物を用いる。

【0103】このような特性下において、基板 81a 及び 81b の少なくとも一方側に偏光板を設け、電圧無印加の状態以最暗状態となるようにセルを配置し、電圧印加時には、このようなチルト角の連続的な変化に伴い、例えば図 7 に示すような特性で素子の透過光量（素子からの出射光量）を電圧変化に伴いアナログ的に制御することができる。

【0104】当該液晶素子では、基板 81a 及び 81b の一方に少なくとも R、G、B のカラーフィルターを設け、カラー液晶素子とすることもできる。

【0105】尚、当該液晶素子は、基板 81a 及び 81b の両方の基板に一対の偏光板を設けた透過型の液晶素子、即ち基板 81a 及び 81b のいずれも透光性の基板であり、一方の基板側からの入射光（例えば外部光源による光）を変調し他方側に出射するタイプの素子、又は少なくとも一方の基板に偏光板を設けた反射型の液晶素子、即ち基板 81a 及び 81b のいずれか一方の側に反射板を設けるかあるいは一方の基板自体又は基板に設け

27

ような光学特性を示す場合における2フィールドに分割された例について説明する。

【0119】図14(a)は、一画素を着目した際に、当該画素に接続する走査線となるゲート線に印加される電圧を示す。上記構造の液晶素子では、各フィールド毎にゲート線G1、G2…が例えば線順次で選択され、ゲート線には選択期間Tonにおいて所定のゲート電圧Vgが印加され、ゲート電極22に電圧Vgが加わりTF T94がオン状態となる。他のゲート線が選択されている期間に相当する非選択期間Toffにはゲート電極22に電圧が加わらずTF T12は高抵抗状態(オフ状態)となり、Toff毎に所定の同一のゲート線が選択されてゲート電極22にゲート電圧Vgが印加される。

【0120】図14(b)は、当該画素の情報信号線(ソース線)に印加される電圧Vsを示す。図14

(a)で示すように各フィールドで選択期間Tonでゲート電極22にゲート電圧が印加された際、これに同期して当該画素に接続する情報線となるソース線S1、S2…からソース電極27に、所定のソース電圧(情報信号電圧)Vs(基準電位を共通電極42の電位Vcとする)が印加される。

【0121】ここで、1フレームを構成する第一のフィールド(1F)では、当該画素に書込まれる情報、例えば用いる液晶に応じた図7に示すような電圧-透過率特性を基に当該画素で得ようとする光学状態又は表示情報(透過率)に応じたレベルVxの正極性のソース電圧(情報信号電圧)(基準電位を共通電極42の電位Vcとする)が印加される。この時、TF T14がオン状態であるため、上記ソース電極27に印加される電圧Vxがドレイン電極28を介して画素電極(95)に印加され、液晶容量(C1c)31及び保持容量32(Cs)に充電がなされ、画素電極の電位が情報信号電圧Vxになる。続いて、当該画素の属するゲート線の非選択期間ToffにおいてTF T14は高抵抗(オフ状態)となるため、この非選択期間には、液晶セル(液晶容量C1c)31及び保持容量(Cs)32では選択期間Tonで充電された電荷が蓄積された状態を維持し、電圧Vxが保持される。そして、当該画素における液晶層49に第1フィールド1Fの期間を通して電圧Vxが印加され、当該画素の液晶部分ではこの電圧値に応じた光学状態(透過光量)が得られる。

【0122】次に、第二のフィールド(2F)の選択期間Tonでは、第一のフィールド1Fとは極性が逆で実質的に同様の電圧値Vxを有するソース電圧(-Vx)がソース電極27に印加される。この時、TF T14がオン状態であり、画素電極95に電圧-Vxが印加されて、液晶容量(C1c)31及び保持容量32(Cs)に充電がなされ、画素電極の電位が情報信号電圧-Vxになる。続いて、非選択期間ToffにおいてTF T1

28

4は高抵抗(オフ状態)となるため、この非選択期間には、液晶セル(液晶容量C1c)31及び保持容量(Cs)32では選択期間Tonで充電された電荷が蓄積された状態を維持し、電圧-Vxが保持される。そして、当該画素における液晶層49に第2のフィールド2F期間を適して電圧-Vxが印加され、当該画素ではこの電圧値に応じた光学状態(出射光量)が得られる。

【0123】図14(c)は、上述したような当該画素の液晶容量及び保持容量に実際に保持され液晶層49に印加される電圧値Vpixを、図14(d)は当該画素での液晶の実際の光学応答(透過型液晶素子した場合での光学応答)を模式的に示す。

【0124】(c)に示すように、2フィールド1F及び2Fを通じて印加電圧は互いに極性が反転しただけの同一レベル(絶対値)Vxである。一方、(d)に示すように第一フィールド1Fでは、例えば図7に示す特性に基づいてVxに応じた階調表示状態(出射光量)が得られ、第二フィールド2Fでは、-Vxに応じた階調表示状態が得られるが、例えば図7に示すような特性によれば実際にはわずかな透過光量の変化しか得られず、透過光量はTx(=T1)より小さく、0レベルに近いTy(=T2)となる。

【0125】上述したようなアクティブマトリックス駆動では、カイラルスメクチック相を示す液晶を用いた場合で良好な高速応答性に基づいた階調表示が可能となると同時に一画素であるレベルの階調表示を、高い透過光量を得る第一フィールドと低い透過光量を得る第二フィールドに分割して連続的に行うため、時間開口率が50%以下となり人間の目の感じる動画高速応答特性も良好になる。また、第二フィールドにおいては液晶分子の若干のスイッチング動作により完全に透過光量が0にはならないので、フレーム期間全体での人間の目に感じる輝度は確保される。なお、図14では、第一のフィールド1Fにて高い透過光量Txによる表示を行い第二のフィールド2Fにて低い透過光量Tyによる表示を行っているが、図14とは逆に、第一のフィールド1Fにて低い透過光量Tyによる低輝度表示を行うと共に、第二のフィールド2Fにて高い透過光量Txによる高輝度表示を行うようにしてもよい。このような表示を行う場合には、第一のフィールド1Fの選択期間Tonでは電圧Vxではなく電圧-Vxをソース線S1、…に印加すれば良く、第二のフィールド2Fの選択期間Tonでは電圧-Vxではなく電圧Vxをソース線S1、…に印加すれば良い。このような電圧印加によって、第一のフィールド1Fでは図7に示す特性に基づいて0レベルに近い透過光量Ty(=T2)が得られ、第二のフィールド2Fでは高い透過光量Tx(=T1)が得られることとなる。

【0126】更に、第一及び第二フィールドで同様のレベルの電圧が極性反転して液晶層49に印加されるた

りSmC*相でメモリー性を消失された状態を形成すれば良い。

① Ch-SmC*相転移の際、またはIso-SmC*相転移の際に一对の基板間の液晶85に正負いずれかのDC電圧を印加する方法

② 異なる材料からなる配向制御膜を液晶85を挟み込むように配置する方法

③ 液晶85を挟み込むように配置した一对の配向制御膜について、処理法(膜の形成条件やラビング強度やUV光照射等の処理条件)を異ならせる方法

④ 液晶85を挟み込むように一对の配向制御膜を配置すると共に各配向制御膜の裏側(基板側)に下地層をそれぞれ配置し、該下地層の膜種や膜厚を異ならせる方法
なお、カイラルスメクチック相を示す液晶としては、第1の実施の形態に示したものをを用いることができ、第1の実施の形態に示すように偏光板を適宜用いれば良い。

【0141】次に、本実施の形態に係る表示装置100の駆動方法について、図16及び図17を参照して説明する。

【0142】本実施の形態においては、1つのフレーム期間F₀を、図16に示すように複数のフィールド期間F₁、F₂、F₃に分割し、各フィールド期間F₁、F₂、F₃をさらに複数のサブフィールド期間1F、2Fに分割し、前記カラー光源101から前記表示素子80に対してはフィールド期間F₁、F₂、F₃毎に色を変えながら複数色の光を順次出射させ(同図(a)参照)、前記表示素子80によって前記光の出射に同期した該光のスイッチングを行うことにより、1つのフィールド期間F₁、F₂又はF₃における少なくとも1つのサブフィールド期間1Fにおいては高輝度画像を表示すると共に、他の少なくとも1つのサブフィールド期間2Fにおいては低輝度画像を表示する(同図(d)参照)、ようになっており、各フィールド期間F₁、F₂、F₃毎に表示されるカラー画像が視覚的に混色されてフルカラー画像として認識されるようになっている。

【0143】この場合、各フィールド期間F₁、F₂、F₃を、図17に示すように3つのサブフィールド期間1F、2F、3Fに分割し、1つのサブフィールド期間1Fにおいては高輝度画像を表示し、1つのサブフィールド期間2Fにおいては低輝度画像を表示し、残りの1つのサブフィールド期間3Fにおいては輝度をほぼ0にする、ようにしてもよい。

【0144】また、1つのフレーム期間F₀に含まれるフィールド期間の数は、カラー光源101から照射される各色光の数に応じて決定すれば良い。例えば、カラー光源101から照射される各色光がRGB(赤色、緑色、青色)の3色である場合には、1つのフレーム期間F₀に含まれるフィールド期間の数を3つ(F₁、F₂、F₃)とすれば良い。

【0145】さらに、同一フィールド期間F₁、F₂又

はF₃における高輝度画像と低輝度画像とは、輝度が異なるだけの同一画像とすれば良く、各フィールド期間F₁、F₂又はF₃における画像は、照射されている光の色に応じた画像(すなわち、フルカラー画像の色再現性が良好となるような画像)とすれば良い。

【0146】一方、前記低輝度画像の輝度が、前記高輝度画像の輝度の1/5以下でかつ0より大きくなるようにすると良い。かかる輝度の調整は、表示素子80として液晶素子を用いた場合には、前記一对の電極82a、82bに電圧を印加して前記液晶85を駆動し光の透過率を調整することによって達成すれば良く、図7に示す特性の液晶85を用いた場合には、高輝度画像の場合には+V₁なる電圧を印加し、低輝度画像の場合には-V₁なる電圧を印加すれば良い。

【0147】また、表示素子80における画像表示は線順次走査で行えば良い。

【0148】図14は、表示装置の駆動方法の一例として、図11及び図12に示したアクティブマトリクス型液晶素子の駆動方法を示す図であり、同図(a)は、ある1本のゲート線G_iにゲート電圧V_gが印加される様子を示し、同図(b)は、ある1本のソース線S_jにソース電圧V_sが印加される様子を示し、同図(c)は、これらゲート線G_i及びソース線S_jの交差部の画素(すなわち、液晶49)に電圧V_{pixel}が印加される様子を示し、同図(d)は、当該画素における透過光量の変化を示す。

【0149】本駆動方法においては、1つのフレーム期間F₀を3つのフィールド期間F₁、F₂、F₃に分割し、各フィールド期間F₁、F₂、F₃をさらに2つのサブフィールド期間1F、2Fに分割している。したがって、フレーム周波数を60Hzとした場合には、1フレーム期間F₀は16.7msecとなり、1つのフィールド期間F₁、F₂、F₃は16.7msec/3≒5.5msecとなり、1つのサブフィールド期間1F、2Fは5.5msec/2≒2.8msecとなる。また、液晶49には、図7に示す電圧-透過光量特性のものが用いられている。

【0150】いま、あるサブフィールド期間1Fにおいては、ある1本のゲート線G_iに一定期間(選択期間T_{on})だけゲート電圧V_gが印加され(同図(a)参照)、ある1本のソース線S_jには、ゲート電圧V_gの印加に同期した選択期間T_{on}に、共通電極42の電位V_cを基準電位としたソース電圧V_s(=V_x)が印加される。すると、当該画素のTFT94はゲート電圧V_gの印加によってオンされ、ソース電圧V_xがTFT94及び画素電極95を介して印加されて液晶容量C_{lc}及び保持容量C_sの充電がなされる。

【0151】ところで、選択期間T_{on}以外の非選択期間T_{off}には、ゲート電圧V_gは他のゲート線G₁、G₂、…に印加されていて同図(a)に示すゲート線G_i

35

16に示す駆動方法を用いた場合には、同図(g)に示すように、例えば赤色光が照射されている時点で液晶素子には青色用の白黒画像が表示されることとなる。かかる場合、その青色用の白黒画像の輝度が高ければ色再現性が低下することとなるが、上述のように低輝度画像の輝度を、高輝度画像の輝度の1/5以下でかつ0より大きくした場合には、色再現性の低下を抑えることができる。

【0162】また、図17に示す駆動方法を用いた場合には、同図(i)に示すように、例えば赤色光が照射されている時点で液晶素子には青色用の白黒画像（前フレームの青色用の白黒画像）が表示されることとなる。しかし、該白黒画像の輝度はほぼ0であるため、図16の駆動方法の場合よりもさらに色再現性の低下を抑えることができる。


【0163】

【実施例】（例1）

（液晶セルの作製）透明電極として700ÅのITO膜を形成した厚さ1.1mmの一对のガラス基板を用意した。該基板の透明電極上に、下記の繰り返し単位PI-
aを有するポリイミド前駆体をスピコート法により塗布し、その後、80℃5分間の前乾燥を行なった後、200℃で1時間加熱焼成を施し膜厚200Åのポリイミド被膜を得た。

【0164】

【外1】



36

続いて、当該基板上のポリイミド膜に対して一軸配向処理としてナイロン布によるラビング処理を施した。ラビング処理の条件は、径10cmのロールにナイロン（NF-77/帝人製）を貼り合わせたラビングロールを用い、押し込み量0.3mm、送り速度10cm/sec、回転数1000rpm、送り回数4回とした。

【0165】続いて、一方の基板上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、各基板のラビング処理方向が互いに反平行（アンチパラレル）となるように対向させ、均一なセルギャップのセル（単画素の空セル）を得た。

【0166】（アクティブマトリックスセルの作製）上記同様の材料、及び条件の透明電極、ポリイミド配向膜を用い、一方の基板をゲート絶縁膜として窒化シリコン膜を備えたa-SiTFTを有するアクティブマトリックス基板とし、一方の基板にR、G、Bのカラーフィルターを有し、図10に示す画素構造のアクティブマトリックスセル（パネル）を作製した。画面サイズは10.4インチ、画素数は800×600×RGBとした。

【0167】（液晶組成物の調製）下記液晶性化合物を混合して液晶組成物LC-1を調製した。構造式に併記した。構造式に併記した数値は混合の際の重量比率である。

【0168】

【外2】

39

る時間)での応答速度は、高電圧(5V程度)印加の際には、夫々0.7ms、0.3msであり、低電圧(1V程度)印加の際には、夫々2.0ms、0.2msであり、一般的なネマチック液晶でのスイッチングに比較しても高速応答性が確認された。

【0177】4. 動画質評価

TFTを用いたアクティブマトリックスパネルであるサンプルBを用いて、図14の駆動方法に基づく駆動を行い画質評価を行った。この動画質評価は10名程度の非専門家による主観評価とし、下記5段階の尺度(カテゴリ)で評価した。評価に使用した画像は、BTAのハイビジョン標準画像(静止画)から3種類(肌色チャート、観光案内板、ヨットハーバー)を選び、その中の中心部分の432×168画素を切り出して使用した。

【0178】さらにこれらの画像をテレビ番組の一般的な動き速度程度である6.8(deg/sec)の一定速度で移動させて動画像を作成し、画像のボケを評価した。

- ・尺度5…画面の周辺ボケが全く観察されずキレのよい良好な動画質。
- ・尺度4…画面の周辺ボケがほとんど気にならない。
- ・尺度3…画面の周辺ボケが観察され、細かい文字は判別し難い。
- ・尺度2…画面の周辺ボケが顕著となり、大きな文字も判別し難い。
- ・尺度1…画面全体にボケが顕著となり、原画像がほとんど判別不能。

【0179】このときの画像ソースのコンピューター側からの出力は、1秒間に60画面分を順次走査(プログレッシブ)するようなビクチャーレートとした。

【0180】まず、TFTパネル側(サンプル)の表示は、1秒間に60フレームの表示を行い、1フレームを複数フィールドに分割はせずフレーム反転駆動を行った。

【0181】その結果、若干ではあるが動画像の周辺ぼけが観測された。この周辺ぼけ度合いを主観評価すると、上記5段階評価で3~4程度であった。

【0182】更に、1フレームを2つのフィールドに分割し、最初のフィールドで正極性電圧、続くフィールドで負極性電圧(両フィールドの電圧レベルは同じ)を印加し実質的に周波数120Hzで動作させた場合、実用上十分な輝度を有し、フリッカが全く観察されず、周辺ぼけが全く感じられない動画像が観察され、理想的な動画像が得られた。上記の5段階評価では5のレベルであった。

【0183】なお、この評価を一般的なCRTを用いて行くと5段階評価で全員が5、応答が数十msかかる市販のTFTタイプの液晶ディスプレイを用いると5段階評価で2~3程度の評価結果であった。


【0184】(例2)

40

(液晶セルの作製) 透明電極として700ÅのITO膜を形成した厚さ1.1mmの一对のガラス基板を用意した。該基板の透明電極上に、下記の繰り返し単位PI-bを有するポリイミド前駆体をスピンコート法により塗布し、その後、80℃5分間の前乾燥を行なった後、200℃で1時間加熱焼成を施し膜厚50Åのポリイミド被膜を得た。

【0185】

【外4】



続いて、当該基板上的ポリイミド膜に対して一軸配向処理としてナイロン布によるラビング処理を施した。ラビング処理の条件は、径10cmのロールにナイロン(NF-77/帝人製)を貼り合わせたラビングロールを用い、押し込み量0.3mm、送り速度10cm/sec、回転数1000rpm、送り回数4回とした。

【0186】続いて、一方の基板上にスペーサーとして、平均粒径1.4μmのシリカビーズを散布し、各基板のラビング処理方向が互いに反平行(アンチパラレル)となるように対向させ、均一なセルギャップのセル(単画素の空セル)を得た。

【0187】(アクティブマトリックスセルの作製) 上記同様の材料、及び条件の透明電極、ポリイミド配向膜を用い、一方の基板をゲート絶縁膜として窒化シリコン膜を備えたa-SiTFTを有するアクティブマトリックス基板とし、一方の基板にR、G、Bのカラーフィルターを有し、図10に示す画素構造のアクティブマトリックスセル(パネル)を作製した。画面サイズは10.4インチ、画素数は800×600×RGBとした。

【0188】これら単画素のセル、アクティブマトリックスセルに液晶組成物LC-1を等方相の温度で注入し、液晶をカイラルスメクティック液晶相を示す温度まで冷却し、この冷却の際に、Ch-SmC*相転移時にDCオフセット(-5V)を印加したサンプルC(単画素のセル)及びD(アクティブマトリックスセル)を作製した。

【0189】これらサンプルC、Dについて例1の1~4と同様の評価を行ったところ、それぞれ例1のサンプルA及びBと同様の挙動及び特性が得られ、配向膜種、配向膜厚、セル厚が変化しても、同様な状態が再現されることが確認された。

【0190】尚、この正極性の矩形波電圧印加による、立ち上がり時間(最暗状態から、所定の電圧印加により得ようとする透過率の90%の透過率となる時間)と、立ち下がり時間(所定の間調を得るための電圧での飽

ング方向と若干ずれた状態であり、かつ層法線方向がセル全体で一方向しかないほぼ均一な配向状態が観測された。またセル全体でC2配向となっていることが観測された。

【0207】2. 光学応答

サンプルGについて、例1と同様に±5V、0.2Hzの三角波を印加した際のセル全体の光学応答を観測すると、例1と同様の結果が得られた。

【0208】尚、このセルでは飽和電圧に達するまでドメインレススイッチングしていた。

【0209】3. 矩形波応答

サンプルGについて、例1と同様に60Hzの矩形波を印加して電圧を変化させながら光学応答特性を測定した。

【0210】その結果、セル全体の光学応答を観測すると、例1と同様の結果が得られた。

【0211】したがって、TFTアクティブマトリックス駆動による振幅変調によりアナログ階調表示が可能である。

【0212】また、この正極性の矩形波電圧印加による、立ち上がり時間（最暗状態から、所定の電圧印加により得ようとする透過率の90%の透過率となる時間）と、立ち下がり時間（所定の電圧での飽和透過率状態から当該透過率の10%の透過率となる時間）での応答速度は、高電圧（3V程度）印加の際には、夫々0.5ms、0.2msであり、低電圧（0.6V程度）印加の際には、夫々1.6ms、0.2msであり、一般的なネマチック液晶でのスイッチングに比較しても高速応答性が確認された。

【0213】4. 動画質評価

サンプルHについて、例1と同様（60Hz駆動とフレーム分割駆動による120Hz駆動）にアクティブマトリックス駆動における動画質の評価を行った。例1の結果と同様に、実用上十分と思われる輝度を有し、周辺ぼけが全く感じられない動画像が観測された。この周辺ぼけ度合いを主観評価すると、5段階評価カテゴリーで5であった。

【0214】（例5）本実施例は、上述した第2の実施の形態についてのものであり、表示素子としては実施例1と同じアクティブマトリクス型の液晶パネルを使用した。

【0215】また、カラー光源としては図18に示すバックライト光源101を使用した。すなわち、バックライト光源101は、3つの電源110と、3つのトラン

ジスタ111と、RGBの各色光を出射する7個×3組のLED112と、1つの波形発生器113と、によって構成し、電源110とトランジスタ111と7個のLED112とを直列に接続して1つの閉回路を作成し、トランジスタ111は波形発生器113によってオン／オフできるようにし、RGBの各色光が順次出射されるようにした。

【0216】なお、RGB光源材料として、RはGaAlAs、G、BはGaNを用いた。また、電源110の電圧は、Rが約14Vとし、G、Bが約25Vとし、電流値は最大20mAとした。

【0217】このような液晶装置を、図16に示す駆動方法で駆動し、

① 白色表示時の最大輝度

② R、G、B各色の色純度

を評価した。




【0218】その結果、±5V駆動でのパネル輝度は110 [cd/m²]であった。また、±5V駆動で色純度を観察したが、走査線の順番に従って徐々に若干の色味の変化が観測されたが、その変化はさほど小さくなく実用上はなんら問題ない程度であった。

【0219】なお、単画素のセルを実施例1と同様に作成して配向状態や光学応答や矩形波応答（但し、矩形波の周波数は60Hzではなく180Hzとした）を調べたところ、実施例1と同様の評価が得られた。

【0220】（比較例）本比較例においては、下記に示す液晶組成物をその右側に併記した重量比率で混合して液晶49を作成した。

【0221】

【化1】

	F
	10
	80
	5

40 なお、作成した液晶の物性パラメータは、以下の通りであった。

【0222】

【表1】

47

状態を示す模式図。

(b)：本発明の液晶素子の一態様における各液晶相での配向状態を示す模式図。

【図4】本発明の液晶素子の一態様におけるカイラルスメクチック液晶相での配向状態を示す模式図。

【図5】カイラルスメクチックC相での配向状態を示す模式図。

【図6】(a)～(d)：本発明の液晶素子の一態様におけるカイラルスメクチック液晶相での電圧印加による液晶分子の反転挙動を示す模式図。

【図7】本発明の液晶素子における電圧一透過率特性の一例を示す線図。

【図8】(a)及び(b)：SSFLCにおける双安定配向状態でのポテンシャルの状態をC1配向状態、C2配向状態の夫々について示す模式図。

【図9】(a)及び(b)：本発明の液晶素子における配向状態でのポテンシャルの状態をC1配向状態、C2配向状態の夫々について示す模式図。

【図10】本発明の液晶素子の一実施態様を示す断面図。

【図11】本発明の液晶素子をアクティブマトリクス型の素子に適用した場合の構成例を示す平面図。


【図12】本発明の液晶素子をアクティブマトリクス型の素子に適用した場合の画素の構成例を示す断面図。

【図13】図10に示す素子構造の等価回路を示す図。

【図14】本発明の液晶素子をアクティブマトリクス駆動する際の駆動波形及び光学特性の一例を示す図。

【図15】本発明にて駆動される表示装置の構成の一例を示すブロック図。

【図1】



48

*【図16】本発明に係る駆動方法の一例を示すタイミングチャート図。

【図17】本発明に係る駆動方法の他の例を示すタイミングチャート図。

【図18】バックライト光源の構成の一例を示す回路図。

【図19】従来の液晶装置の構成の一例を示すブロック図。

【図20】従来の液晶装置の駆動方法の一例を示すタイミングチャート図。


【図21】本発明に係る駆動方法の他の例を示すタイミングチャート図。

【図22】本発明の他の液晶素子における電圧一透過率特性の一例を示す図。


【符号の説明】

- 11、12 基板
- 13 液晶
- 14、14a、14b、14C 液晶分子
- 15 コーン
- 16 スメクチック層
- 17 コーン底面
- 18a、18b Cダイレクタ
- 81a、81b 基板
- 82a、82b 電極
- 83a、83b 絶縁膜
- 84a、84b 配向制御膜
- 85 カイラルスメクチック液晶
- 86 スペース


【図2】




【図6】




【図10】




【図11】




【図12】




【図13】




【図16】



【図17】



【図18】



F ターム (参考) 2H093 NA16 NA53 NA65 NC34 NC38
NC43 ND06 ND17 ND54 NE04
NE06 NF19 NF20 NH15
5C080 AA10 BB05 CC03 DD03 DD08
DD27 EE19 EE29 EE30 FF12
GG02 JJ02 JJ03 JJ04 JJ05
JJ06 KK02